手机版
用于驱动两个晶振负载的星形拓扑
所谓的星形拓扑其中是一种结构,相当于一个转接站,向各个节点传送信息,因为有五个节点整体看起来像一颗五角星一样,所以被叫做星形拓扑.在某些情况下,当石英晶体振荡器的驱动器强度不足以驱动两条传输线(输出阻抗太高)时,可以使用启动拓扑(图11).Rt电阻网络用作中间终端.Rt的值通常选择为等于传输线阻抗的三分之一(Z0/3),因此当从任何节点观察时,三个Rt电阻器的星形连接具有Z0/2的阻抗.具有Z0阻抗的两条传输线的并联连接具有Z0/2阻抗,因此当从点A(图11)朝向负载看时,阻抗是Z0,其等于从源看的阻抗.A点的阻抗匹配,因此不会发生反射.
图11:用于驱动两个负载的星形拓扑
星型拓扑通常与晶振负载终端一起使用.在那种情况下,从源极驱动器传播的信号通过迹线分裂点而不反射回来,到达负载并且因为负载阻抗匹配不会反射回源.负载看到一个良好的信号,没有反射,但振幅非常低,这对许多时钟接收器来说是不可接受的.如果没有负载终端并且负载是高阻抗,则所有信号能量都反射回源.使用Rt网络匹配中点处的阻抗,但是两个反射信号同时返回,因此发生耦合.这使得很难在反射和耦合之间找到平衡并实现可接受的信号完整性.
在没有负载端接的情况下,建议不要将此方法用于长度超过走线边缘长度三分之一的传输线(参见公式1).例如,对于1ns的上升时间信号,星形段的长度不应超过2in.应使用IBIS模型对典型和拐角情况进行模拟,以确保没有信号完整性问题.图12显示了具有短2-in的星形拓扑结构的角点情况下的仿真结果.
图12:SiT8208贴片晶振使用星形拓扑驱动两条传输线的角落(温度,电源电压和工艺)的Altium Designer仿真波形(在负载侧)(图11).走线阻抗-60Ω,走线段长度-2in.,标称电源电压-3.3V,Rs=10Ω,Rt=10Ω,CL=5pF.图13和图14显示了模拟结果,说明了信号波形如何分别随Rt和Rs变化.
图13:使用星形拓扑驱动两条传输线的SiT8208的Rt值范围的Altium Designer仿真波形(在负载侧)(图11).走线阻抗-60Ω,走线段长度-2英寸,电源电压-3.3V,Rs=10Ω,CL=5pF.
图14:使用星形拓扑驱动两条传输线的SiT8208的Rs值范围的Altium Designer仿真波形(在负载侧)(图11).走线阻抗-60Ω,走线段长度-2英寸,电源电压-3.3V,Rt=10Ω,CL=5pF.
如果需要更长的走线并且增加信号上升/下降时间不是问题,则可以在Rs和传输线之间的源处使用附加电容器(Cs),从而创建具有时间常数的低通RC滤波器(Rs+Rd)·Cs.图15说明了如何在源极使用15pF电容可以驱动5-in.段中的星形跟踪拓扑结构.请注意,示例星形拓扑中的上升沿和下降沿的形状不适用于某些抖动敏感的应用.
图15:SiT8208跨过程角的Altium Designer仿真波形(在负载侧)使用星形拓扑驱动两条传输线(图11).源处附加的15pF电容用于减慢信号边沿.走线阻抗-60Ω,走线段长度-5英寸,电源电压-3.3V,Rt=10Ω,CL=5pF.
使用源终端时的低通滤波器效果
信号源与源终端一起驱动传输线并将边缘发送到传输线.在线的末端,负载看不到产生边缘的驱动器,而是看到已经传送边缘的传输线.传输线用作远端负载的驱动器,因此从负载开始,驱动阻抗等于线路阻抗.典型IC的时钟输入负载大部分是电容性的.驱动阻抗正在形成具有负载阻抗的低通滤波器,其看起来像一个简单的RC滤波器.这种SAW滤波器的截止频率为Z0CL.假设50Ω传输线形成一个转角频率为637MHz的低通滤波器.对于大多数应用,该滤波器的转角频率足够高,不会导致信号衰减.但是,用户必须密切监视负载电容,以确保角频率保持在时钟的工作范围之上.
